PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11086547 A

(43) Date of publication of application: 30 . 03 . 99

(51) Int. CI

G11C 11/407 G11C 11/409

(21) Application number: 09249778

(22) Date of filing: 30 . 08 . 97

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

INUZUKA KAZUKO NAGABA KATSUSHI OSHIMA SHIGEO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED. To provide a semiconductor integrated circuit device having a data output circuit facilitating timing control of an output control signal without any dependence of a data access/data hold time on data cycle.

SOLUTION: This output circuit consists of a first data transfer circuit 14 to which the data is inputted, an equalizer circuit 15 to which the output of this first data transfer circuit 14 is inputted while data bursts and the HiZ data is inputted after the burst finishes, a second data transfer circuit 16 connected to the equalizer circuit 15 and an output buffer 13 to which the output of the second data transfer circuit is inputted. Since respective data of '0', '1' and 'HiZ' are outputted all after receiving an out clock OUTCLK (BOUTCLK), at an 'HiZ' output time, a data transfer path is equalized. That is, all data are outputted while synchronizing with the out clock.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

G11C 11/407

11/409

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-86547

(43)公開日 平成11年(1999) 3月30日

(51)	Int.Cl.*	
(0.,	*****	

識別記号

FΙ

.

G11C 11/34

3 6 2 S

354Q

審査請求 未請求 請求項の数5 FD (全 11 頁)


(21)出願番号	特願平9-249778	(71) 出願人 000003078
		株式会社東芝
(22)出旗日 平成9年(1997) 8 /	平成9年(1997)8月30日	神奈川県川崎市幸区堀川町72番地
		(72) 発明者 犬塚 和子
		神奈川県川崎市幸区堀川町580番1号 株
		式会社東芝半導体システム技術センター内
		(72) 発明者 長楊 勝志
		神奈川県川崎市幸区堀川町580番1号 株
		式会社東芝半導体システム技術センター内
		(72) 発明者 大島 成夫
		神奈川県川崎市幸区堀川町580番1号 株
		式会社東芝半導体システム技術センター内
		(74)代理人 弁理士 竹村 寄
		· ·

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 データアクセス/データホールドタイムのデータサイクル依存性のない出力制御信号のタイミング制御を容易にしたデータ出力回路を有する半導体集積回路装置を提供する。

【解決手段】 この出力回路は、データが入力される第1のデータ転送回路14と、データバースト中はこの第1のデータ転送回路の出力が入力され、バースト終了後はHiZデータが入力されるイコライズ回路15と、イコライズ回路に接続される第2のデータ転送回路16と、第2のデータ転送回路の出力が入力され出力バッファ13とからなる。これは、"0"、"1"、"HiZの各データがすべてアウトクロックOUTCLK(BOUTCLK)を受けて出力されるため"HiZ"出力時はデータ転送バスをイコライズする。つまりすべてのデータがアウトクロックに同期して出力される。



【特許請求の範囲】

【讀求項1】 メモリセルから読み出されたデータを外 部に出力するデータ出力回路と、

前記データ出力回路のデータ転送を制御する信号を供給 する手段とを備え

すべてのデータが前記制御信号の1つであるアウトクロ・ ックに同期して前記データ出力同路から出力されること を特徴とする半導体集積回路装置。

【請求項2】 データ前記出力回路は、前記データが入 力される第1のデータ転送部と、データバースト中はと の第1のデータ転送部の出力が入力され、パースト終了 後はHiZデータが入力されるイコライズ回路と、この イコライズ回路に接続される第2のデータ転送部と、と の第2のデータ転送部の出力が入力され出力が出力端子 から外部に出力される出力バッファ回路とから構成され ていることを特徴とする請求項1 に記載の半導体集積回 路装置.

【 請求項3 】 前記データ出力回路は、前記データが入 力される第1のデータ転送部と、この第1のデータ転送 部の出力が入力される第2のデータ転送部と、この第2 のデータ転送部の出力が入力され出力が出力端子から外 部に出力される出力パッファ回路とから構成され、前記 第1のデータ転送部はイコライズ回路を備えていること を特徴とする請求項1に記載の半導体集積回路装置。

【請求項4】 前記イコライズ回路に入力されるイコラ イズ開始信号の立ち上げによって前記データ出力回路が 活性化されるととを特徴とする請求項1乃至請求項3の いずれかに記載の半導体集積回路装置。

【請求項5】 前記イコライズ開始信号のタイミング は、前記第1のデータ転送部におけるデータを転送する クロック信号のタイミングと等しいことを特徴とする請 求項1乃至請求項4のいずれかに記載の半導体集積回路 **注**習

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置に係り、とくに出力制御信号のタイミング制御を容易 にするDRAMやクロック同期型DRAMなどの半導体 メモリに関するものである。

[0002]

【従来の技術】半導体基板に形成された半導体集積回路 装置、例えば、半導体メモリは、記憶の最小単位メモリ セルを中心に構成されている。メモリセル部3は、図1 8にも示されているようにマトリックス状に配置されて メモリセルアレイを構成しており、行方向のメモリセル を選択するワード線及び列方向のメモリセルを選択する ビット線を備えている。半導体メモリには、さらに、行 アドレス入力信号を受けてワード線を選択する行デコー ダ(ローデコーダ)及び列アドレス入力信号を受けてビ ット線を選択する列デコーダ(カラムデコーダ)が接続 50 OSトランジスタがインバータに付加された構成になっ

されている。その他にビット線に転送されたアクセスさ れたメモリセルの情報を増幅するセンスアンブを備えて おり、半導体メモリは、これらを基本構成としている。 DRAMやクロック同期型DRAMの信号の流れは、ア ドレス信号を行と列の選択信号に同期して入力端子から 時分割的に入力し、それぞれ行アドレスバッファ、列ア ドレスバッファのアドレスバッファにラッチする。行デ コーダでワード線を選択駆動してメモリセルをアクセス する。アクセスされたメモリセルの情報は、ビット線 (データ線) に転送され、これをセンスアンプで増幅す ると同時にメモリセルへ情報の再售き込みを行う。次 に、列デコーダでセンスアンプの出力を選択し、この選 択された情報がピット線を経て出力回路へ転送される。 これら一連の動作は、メモリセル情報の破壊を防ぐため に、内部同期信号で制御され、定められた順序、タイミ

ングで実行される。

2

【0003】図18は、従来の半導体メモリ(クロック 同期型DRAM)のシステムブロック図である。半導体 メモリは、前述した基本構成(メモリセル部)3の他 に、外部からの入力信号を受け入れる入力受信部1、制 御回路部2及びデータ出力回路部4を備えている。デー タ出力回路部4のデータ出力回路に入力されるデータ は、制御回路部2から供給される制御信号によりデータ 転送され、出力端子DQを通って外部に出力される。次 に、従来のデータ出力回路について説明する。図13 は、従来技術によるシンクロナスDRAMのデータ出力 回路、図14は、Latency (以下、CLという) = 3、バースト長(以下、BLという)=4、データバ ターン "0101" の場合における図13のデータ出力 回路の動作波形である。従来のデータ出力回路は、ソー スが電源電圧に接続されたPMOSトランジスタ5及び ソースが接地され、ドレインが前記PMOSトランジス タ5のドレインに接続されたNMOSトランジスタ8か らなる出力バッファを有している。PMOSトランジス タ5のドレインとNMOSトランジスタ6のドレインと は出力端子DQに繋がっている。

【0004】PMOSトランジスタ5のゲートにはイン バータ22の出力が接続されており、インバータ22の 入力は、クロックインバータ41の出力に接続されてい る。クロックインバータ41の入力は、インバータ24 の出力に接続されている。インバータ24にはリード信 号RDが入力される。インバータ22とPMOSトラン ジスタ5のゲート間のノード#3にPMOSトランジス タ9のドレインが接続されている。PMOSトランジス タ9のソースは電源に接続され、ゲートはインバータ2 1の出力に接続されている。インバータ21にはイコラ イズ信号EQが入力される。クロックインバータは、図 15に示すようにクロックCLK及びその逆相信号BC LKで駆動される1対のPMOSトランジスタ及びNM

ている。NMOSトランジスタ6のゲートにはインバータ23の出力が接続されており、インバータ23の入力は、クロックインバータ41の出力に接続されている。インバータ23とNMOSトランジスタ6のゲート間のノード#4にNMOSトランジスタ10のドレインが接続されている。NMOSトランジスタ10のソースは接地され、ゲートにはイコライズ信号EQが入力されされる。

3

【0005】以上のように従来のデータ出力回路は、図 13に示す回路構成を有しているが、機能的に説明すれ 10 ば図17に示すブロック図のような構成になっている。 データ出力回路は、リード信号を伝送するR D線と出力 端子DQ間に配置され、リード信号R Dを受け入れるデ ータ転送回路11、データ転送回路11の出力が入力さ れるイコライズ回路12、イコライズ回路12の出力が 入力される出力バッファ13を備えている。各様成要素 11~13の回路構成は、図13に示した通りである。 このデータ出力回路に使われるデータ転送回路は、RD 線に準備されたデータを出力クロック(アウトクロッ ク)OUTCLKにより転送する回路、イコライズ回路 20 は、バースト時以外はデータ転送パスのインバータをオ フさせ、データパスをイコライズする回路、出力バッフ ァは、出力クロックOUTCLKあるいはイコライズ信 号EQにより転送されたデータに応じて出力端子DQを "H"、 "L"、 "HiZ" のいずれかに駆動する回路

【0006】次に、図13及び図14を用いて従来の出 力回路の動作を説明する。リード(Read)動作時以 外は、イコライズ信号EQは、"H" (ハイレベル) で ある。との時インパータ22、23はオフ、トランジス 30 タ9、10はオンしているので、PMOSトランジスタ 5のゲートとインバータ22間のノード#3は"H"、 NMOSトランジスタ6のゲートとインパータ23間の ノード#4は "L" (ロウレベル)となり、PMOSト ランジスタ5とNMOSトランジスタ6がそれぞれオフ となるので出力端子DQにはHiZが出力される。外部 クロックの第1のサイクルCLKOでリードコマンド (Read Command) 信号が検知されると、次 の第2のサイクルCLKのを受けてRD及びインバータ 24とクロックインパータ41間のノード#1に出力デ 40 ータが読み出される。この時出力クロックOUTCLK は"L"、出力クロックOUTCLKの逆相信号BOU TOUTは "H" であり、クロックインバータ41はオ フ状態にある。次にCLKOを受けて出力クロックOU TCLKが "H" になると、クロックインバータ41が オンし、ノード#1のデータがクロックインパータ41 とインパータ22及びインバータ23間のノード#2に 転送される。一方、リードコマンド信号を受けると、イ コライズ信号EQは、CL、BLに応じてデータが出力 される期間 "L" になる。この間は、インバータ22、

23がオンし、トランジスタ9、10はオフになるので、ノード#2のデータがノード#3及びノード#4に転送され、出力端子DQにデータが出力される。BL分のデータが出力されると、イコライズ信号EQは"H"に戻り、再びインバータ22、23はオフになり、トランジスタ9、10はオンして、"HiZ"が出力端子DQに出力される。

[0007]

【発明が解決しようとする課題】以上説明した従来のデ ータ出力回路には、次のような問題がある。まず第1に データアクセスタイム t A C とデータホールドタイム t 〇日が、データ/サイクルにより異なる。データアクセ スタイムtACについて見ると、データD1はイコライ ズ信号EQが"L"になるのを受けて出力されるので、 データアクセスタイム t A Cはイコライズ信号 E Qに律 則される。ところが、データD2以降は出力クロックO UTCLKが "H" になるのを受けて出力されるので、 データアクセスタイム tACは出力クロックOUTCL Kに律則される。従って、従来の出力回路では、データ アクセスタイムtACがデータにより異なる。データホ ールドタイム t OH についても同様である。データD4 出力後、イコライズ信号EQが"H" に戻るととによっ て、出力端子DQはHiZを出力するので、データD4 のデータホールドタイム t OHはイコライズ信号EQに 律則される。ところが、データD4までは、出力クロッ クOUTCLKが"H"になるととにより出力されるの で、データD3以前のデータのデータボールドタイム t OHは出力OUTCLKに律則されることになり、サイ クルによりデータホールトタイムもOHにばらつきを生 じる。

【0008】第2に、従来の出力回路では、各制御信号 のタイミングを合わせる必要が有るため制御が難しくな る。図16に、イコライズ信号EQ及び出力クロックO UTCLKのタイミングがずれた場合の動作波形の例を 示す。図14に示した正常動作に対し、イコライズ信号 EQが"L"に落ちるタイミングが早くなると、出力ク ロックOUTCLKが "H" になりノード#2にデータ D1が転送される前にインバータ22、23がオンして インパリットなデータが出力されるようになる。これを 防ぐためには出力クロックOUTCLKが "H" になっ てからイコライズ信号EQが"L"になるようにすれば 良いが、マージンを取り過ぎるとデータD1のデータア クセスタイムもACが遅くなるため、各信号のタイミン グ制御が難しくなる。以下、図において、出力回路を転 送するデータは、D1、D2、D3、・・・と表示す る。本発明は、このような事情によりなされたものであ り、データアクセスタイム/データホールドタイムのデ ータサイクル依存性のない出力制御信号のタイミング制 御を容易にする出力回路を有する半導体集積回路装置を 50 提供する。

[00003]

【課題を解決するための手段】シンクロナスDRAMの 出力回路において、"O"、"1"、"HiZ"の各デ ータがすべて出力クロックを受けて出力されるようにす るため "HiZ" 出力時はデータ転送パスをイコライズ する。つまり、すべてのデータが出力クロック(アウト クロック)に同期して出力される。これによりデータア クセスタイム/データホールドタイムのデータサイクル 依存性を無くし、出力制御信号のタイミング制御を容易 にすることができる。すなわち、本発明の半導体集積回 路装置は、メモリセルから読み出されたデータを外部に 出力するデータ出力回路と、前記データ出力回路のデー タ転送を制御する信号を供給する手段とを備え、すべて のデータが前配制御信号の1つであるアウトクロックに 同期して前記データ出力回路から出力されることを特徴 としている。

5

[0010]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。本発明の半導体集積回路装置は、以 を例にして説明する。また、各実施例の回路動作を説明 するための波形は、いずれもCL=3、BL=4、デー タパターン"0101"の場合である。以下の実施例に おいて、出力端子DQは、チップ内にあり、チップ外部 で一定電位に終端されているものとする。まず、図1万 至図5を参照して第1の実施例を説明する。図1は、シ ンクロナスDRAMのデータ出力回路を機能的に説明す るブロック図、図2は、図1のデータ出力回路を示す回 路図、図3は、図2のデータ出力回路の動作を説明する 波形図である。データ出力回路は、リード信号RDを伝 送するRD線及びリード信号の逆相信号BRDを伝送す るBRD線からなるRD線対と出力端子DQ間に配置さ れ、リード信号RD及びその逆相信号BRDを受け入れ る第1のデータ転送回路14、第1のデータ転送回路1 4の出力が入力されるイコライズ回路15、イコライズ 回路15の出力が入力される第2のデータ転送回路1 6、第2のデータ転送回路の出力が入力される出力バッ ファ13を備えている。各様成要索13~16の回路様 成は、図2に示した通りである。

【0011】とのデータ出力回路に使われる第1のデー タ転送回路14は、RD線に準備された次サイクルのデ ータを内部クロックCLK1(BCLK1)により転送 する回路、イコライズ回路15は、ファイナル・データ の次のサイクルで "HiZ" データをデータパスに準備 する回路、第2のデータ転送回路16は、イコライズ信 号EQにより準備されたデータを出力クロックOUTC LK (BOUTCLK) により転送する回路、出力バッ ファ13は、出力クロックOUTCLKにより転送され たデータに応じて出力端子DQを"H"、"L"、"H i Z"のいずれかに駆動する回路である

前述の各回路の詳細は図2に示されている。出力パッフ ァ13は、ソースが電源電圧に接続されたPMOSトラ ンジスタ5及びソースが接地され、ドレインが前記PM OSトランジスタ5のドレインに接続されたNMOSト ランジスタ6から構成されている。

【0012】第1のデータ転送回路14は、内部クロッ クCLK1により駆動されるデータ転送手段からなり、 例えば、クロックインバータ42、43から構成されて いる。クロックインバータ42にはリード信号の逆相信 号BRDが入力され、クロックインバータ43にはリー ド信号RDが接続される。クロックインバータ42、4 3の出力は、イコライズ回路15に接続されている。イ コライズ回路15は、イコライズ信号EQに応じて駆動 し、イコライズを行う際にノード#11、#12を固定 電位にするもので、例えば、NMOSトランジスタ1 9、20及びインバータ25、26から構成されてい る。イコライズ信号EQは、NMOSトランジスタ1 9、20のゲートに接続されている。NMOSトランジ スタ19のソースは接地され、ドレインはクロックイン 下の実施例において図18に示すシンクロナスDRAM 20 バータ42の出力に接続されている。NMOSトランジ スタ20のソースは接地され、ドレインはクロックイン バータ43の出力に接続されている。第2のデータ転送 回路16は、アウトクロックOUTCLKにより駆動さ れ、イコライズ回路15からの転送信号を反転させて出 力させるもの及び同相の信号を出力するものからなり、 例えば、直列に接続されたクロックインバータ44-イ ンバータ29と直列に接続されたインバータ27ークロ ックインバータ45-インバータ28とから構成されて いる。クロックインバータの接続場所はどこでも良く、 上段が奇数、下段が偶数で構成されていれば良い。イン バータ25は、クロックインバータ42の出力とNMO Sトランジスタ19のドレインに接続されている。イン バータ26は、クロックインバータ43の出力とNMO Sトランジスタ20のドレインに接続されている。イン バータ29の出力はPMOSトランジスタ5のゲートに 接続され、インバータ28の出力はNMOSトランジス タ6のゲートに接続されている。

【0013】出力バッファ13は、ノイズ対策として、 インバータに接続される電源電圧ラインとは異なる電源 電圧線と接地端子間に直列接続されたPMOSトランジ スタ5及びNMOSトランジスタ6から構成され、第2 のデータ転送回路から転送されるデータを受ける。その 転送されたデータは、共通ノードから出力端子DQに転 送される。さらに、出力端子DQと外部の装置(例え ば、マイコンなどのデータ処理する装置) との間には "HiZ"とするために終端抵抗を介して終端電位(例 えば、1、4V)を供給する。次に、図4及び図5を参 照してデータ出力回路を制御する各制御信号について説 明する。図4は、出力クロック(アウトクロック)〇じ 50 TCLK (BOUTCLK)、内部クロックCLK1及

びイコライズ信号EQなどの制御信号を生成する回路 図、図5は、図4の入出力波形図である。 クロック信号 COLCLKは、外部クロックCLKから作られる内部 クロック信号である。信号CSLACTは、リード時の カラムの活性化を表わす信号である。ととではバースト 長=4であるので、信号CSLACTは、CLKOを受 けて"H"になり、4サイクル後のCLKのを受けて "L" に戻る信号となる。COLCLK、CSLACT は、従来のデータ出力回路でも用いられる。本発明のデ ータ出力回路は、OUTCLK、CLKI、EQの3つ 10 の信号を用いて制御されている。

【0014】出力クロック(アウトクロック)〇UTC LKは、内部クロック信号COLCLKに遅延をかけて 作られる信号であり、従来の出力クロックOUTCLK と同じである。本発明では内部クロックCLK1によっ て前サイクルで準備されたデータを転送し、出力クロッ クOUTCLKによって出力回路最終段の出力パッファ のトランジスタを駆動する。内部クロックCLK 1は、 COLCLK及びCSLACTから作られる信号でバー スト長分のパルスを発生する。出力クロックOUTCL Kが "H" になることでデータが出力され、 "L" に戻 った後にCLK1パルスで次のデータを転送する。との ため外部クロックCLKから内部クロックCLK 1 の遅 延量は、外部クロックCLKから出力クロックOUTC LKの遅延量より大きくなるように設計されている(で aくてb)。イコライズ信号EQは、CSLACTから 作られ、内部クロックCLK1の最後のバルスが発生し た次のサイクルで発生する単パルスであり、外部クロッ クCLKからの遅延時間が内部クロックCLK1と等し くなるように遅延をかけている $(\tau b = \tau c)$ 。このた 30 め "HiZ" データもパースト中のデータと同じタイミ ングで準備されることになる。なお、CLK1とEQ は、タイミングが同じであれば、パルス幅が異なっても 問題ない。

【0015】図4に示すように、COLCLK及びCS LACTを基に、遅延回路60及びインバータ30から OUTCLK (BOUTCLK) が生成され、NAND 回路70、遅延回路61及びインバータ31からCLK 1が生成され、クロックインバータ40、46、インバ ータ33~35、キャパシタ72、73、NOR回路7 1及び遅延回路62からイコライズ信号EQがそれぞれ 生成される。次に、図2に示すデータ出力回路の動作を 説明する。まず、イコライズ信号EQは、イコライズ開 始信号であり、イコライズ開始時間以外は"L"であ る。BL分のデータが出力されると、次サイクルの外部 クロックCLKを受けてパルスを発生する。内部クロッ クCLK1は、リード信号RD及び逆相信号BRDに読 み出されたデータをそれぞれクロックインバータ42と NMOSトランジスタ19間及びクロックインバータ4

転送するための信号であり、リードコマンド信号(Re ad Command)を受けると、CLに応じてBL 分のバルスを生じる。CL=3、BL=4の場合には、 外部クロックCLK②~⑤を受けて4個のパルスが発生 する。出力クロックOUTCLKは、インバータ27と クロックインパータ45間及びインバータ25とクロッ クインバータ44間のノード#7、#8のデータを出力 端子DQに出力するための信号である。

8

【0016】次に、回路動作について説明する。イコラ イズ開始時間以外は、イコライズ信号EQは"L"であ り、トランジスタ19、20はオフになっている。外部 クロックCLKのでリードコマンドが入力されると、C LKOを受けてリード信号RD及びRDの逆相信号BR Dにデータが読み出される。この時、内部クロックCL Klは "L"、逆相信号BCLKlは "H" であり、イ ンパータ42、43はオフになっている。次に、CLK 1が "H" になると、クロックインバータ42、43が オンしてリード信号R D及び逆相信号BR Dのデータは それぞれノード#5から#7、ノード#6から#8に転 送される。との時、OUTCLKは"L"、その逆相信 号BOUTCLKは"H"であり、インバータ44、4 5はオフになっている。次に、CLKのを受けて、出力 クロックOUTCLKが"H"になると、インバータ4 4、45はオンになり、ノード#7及び#8のデータは 転送されて出力端子DQにデータが出力される。BL分 のデータが出力されると、次サイクルのCLK®を受け てイコライズ信号EQにバルスが発生する。この間、ト ランジスタ19、20はオンになり、ノード#5及び# 6、#7は "L" に、ノード#8は "H" になる。次 に、CLKのを受けて出力クロックOUTCLKが

"H" になると、ノード#7及び#8のデータが転送さ れ、ノード#9は "L" に、ノード#10は "H" にな って、出力端子DQにはHiZが出力される。以上の実 施例により、図3に示すように、サイクルによりデータ アクセスタイムもAC及びデータホールドタイムもOH にばらつきが生じないので、データアクセスタイム/デ ータホールドタイムのデータサイクル依存性を無くし、 出力制御信号のタイミング制御を容易にすることができ

【0017】次に、図6及び図7を参照して第2の実施 例を説明する。図6は、本発明によるシンクロナスDR AMのデータ出力回路図、図7は図6の動作を説明する 波形図である。とのデータ出力回路の機能的な構成プロ ック図は、図1に示される。とのデータ出力回路は、イ コライズ回路15及び第2のデータ転送回路16の回路 構成が図2に示されたデータ出力回路とは相違してい る。このデータ出力回路のイコライズ回路は、NMOS トランジスタ19とインバータ25に代えて互いに逆並 列に接続したインバータ37とNAND74を用い、N 3とNMOSトランジスタ20間のノード#5、#6に 50 MOSトランジスタ20とインバータ26に代えて互い

(6)

40

に逆並列に接続したインバータ36とNAND75を用 いており、さらに、インバータ38が付加されている点 で図2のものとは相違している。イコライズ信号EQは イコライズ開始信号であり、イコライズ開始時間以外は "L" であり、BL分のデータが出力されると、次サイ クルのCLKを受けてバルスを発生する。内部クロック CLK1は、リード信号RD及びその逆相信号BRDに 読み出されたデータをそれぞれクロックインバータ43 とNAND75間のノード#5及びクロックインパータ 号であり、リードコマンド信号を受けるとCLに応じて BL分のパルスを生じる。CL=3、BL=4の場合に は、CLKQ~⑤を受けて、4個のパルスが発生する。 出力クロックOUTCLKは、NAND74とクロック インバータ44間のノード#8及びインパータ27とク ロックインバータ45間のノード#9のデータを出力端 子DQに出力するための信号である。

【0018】イコライズ開始時間以外は、イコライズ信 号EQは"L"であり、したがってインバータ38とN AND74、75間のノード#12は"H"であるか ら、ノード#12が入力されているNANDゲート7 4、75はそれぞれノード#6及びノード#5が入力さ れるインバータと等しい動作をする。外部クロックCL Kのでリードコマンド信号が入力されると、CLKのを 受けてリード信号R D及びその逆相信号BR Dにデータ が読み出される。との時、内部クロックCLK1は "L"、その逆相信号BCLK1は"H"であり、クロ ックインバータ42、43はオフになっている。次に、 内部クロックCLK 1 が "H" になると、クロックイン バータ42、43はオンしてリード信号RD及びその逆 相信号BRDのデータはそれぞれノード#5からノード #9、ノード#6からノード#8に転送される。との 時、出力クロックOUTCLKは"L"、その逆相信号 BOUTCLKは "H" であり、クロックインパータ4 4、45はオフになっている。次に、CLKOを受けて 出力クロックOUTCLKが"H"になると、インバー タ44、45はオンし、ノード#9及びノード#8のデ ータは転送されて出力端子DQにデータが出力される。 バースト長分のデータが出力されると、次サイクルのC LKOを受けてイコライズ信号EQにパルスが発生す

【0019】イコライズ信号EQが"H"になると、ノ ード#12は"L"になり、ノード#5及びノード#6 のレベルに関わらず、ノード#7及びノード#8は "H" に、ノード#9は "L" になる。この時、内部ク ロックCLK1は"L"であり、クロックインバータ4 2、43はオフになっているので、ノード#7及びノー ド#8のデータはインパータ36、37により転送さ れ、ノード#5及びノード#6は"L"になる。との

が"H"になっても、ノード#5及びノード#6が "L"であるため、ノード#7及びノード#8は"H" に保たれる。次に、CLKのを受けて出力クロックOU TCLKが"H"になると、ノード#9及びノード#8 のデータが転送され、ノード#10は "L" に、ノード #11は "H" になり、出力端子DQにはHiZが出力 される。以上の実施例により、図7に示すように、サイ クルによりデータアクセスタイム t A C 及びデータホー ルドタイムtOHにばらつきが生じないので、データア 42とNAND74間のノード#6に転送するための信 10 クセスタイム/データホールドタイムのデータサイクル 依存性を無くし、出力制御信号のタイミング制御を容易 にするととができる。

【0020】次に、図8及び図9を参照して第3の実施 例を説明する。図8は、本発明によるシンクロナスDR AMのデータ出力回路図、図9は図8の動作を説明する 波形図である。このデータ出力回路の機能的な構成プロ ック図は、図1に示される。とのデータ出力回路は、イ コライズ回路15及び第2のデータ転送回路16の回路 構成が図2に示されたデータ出力回路とは相違してい 20 る。まず、このデータ出力回路の入力にはRDに代えて BRDが、BRDに代えてRDが入力されている。ま た、イコライズ回路は、NMOSトランジスタ19に代 えてPMOSトランジスタ17を用い、NMOSトラン ジスタ20に代えてPMOSトランジスタ18を用いて おり、インバータ26はなく、さらに、インバータ38 が付加されている点で図2のものとは相違している。ま た、出力バッファのMOSトランジスタにはNMOSを 用いている。イコライズ信号EQはイコライズ開始信号 であり、イコライズ開始時間以外は "L" であり、BL 分のデータが出力されると、次サイクルの外部クロック CLKを受けてパルスを発生する。内部クロックCLK 1は、リード信号RD及びその逆相信号BRDに読み出 されたデータをそれぞれクロックインバータ42とPM OSトランジスタ17間のノード#5及びノード#6に 転送するための信号であり、リードコマンド信号を受け るとCLに応じてBL分のパルスを生じる。CL=3、 BL=4の場合には、CLKO~5を受けて、4個のバ ルスが発生する。出力クロックOUTCLKはインバー タ25とクロックインバータ44間のノード#7及びイ ンパータ27とクロックインバータ45間のノード#.8 のデータを出力端子DQに出力するための信号である。 【0021】イコライズ開始時間以外は、イコライズ信 号EQは"L"であり、トランジスタ17、18はオフ になっている。外部クロックCLKOでリードコマンド が入力されると、CLKのを受けてリード信号RD及び その逆相信号BRDにデータが読み出される。この時、 内部クロックCLK1は"L"、その逆相信号BCLK 1は "H" であり、クロックインバータ42、43はオ フしている。次に、内部クロックCLK1が "H" にな 後、イコライズ信号EQが"L"に戻り、ノード#12 50 ると、クロックインバータ42、43がオンになってリ

ード信号R D及び逆相信号BR Dのデータはそれぞれノ ード#5からノード#7、ノード#6からノード#8に 転送される。との時、出力クロックOUTCLKは "L"、その逆相信号BOUTCLKは"H" でクロッ クインバータ44、45はオフになっている。次に、C LKOを受けて、出力クロックOUTCLKが"H"に なると、クロックインバータ44、45はオンになっ て、ノード#7及びノード#8のデータは転送されて出 力端子DQにデータが出力される。BL分のデータが出 力されると、次サイクルのCLKのを受けてイコライズ 信号EQにパルスが発生する。 との間、トランジスタ1 7、18はオンになって、ノード#5及びノード#6は "H" に、ノード#7及びノード#8は "L" になる。 次に、CLKのを受けて出力クロックOUTCLKが "H" になると、ノード#7及びノード#8のデータが 転送され、ノード#9及びノード#10は "L" にな り、出力端子DQにはHiZが出力される。以上の実施 例により、図9に示すように、サイクルによりデータア クセスタイム t A C 及びデータホールドタイム t O H に ばらつきが生じないので、データアクセスタイム/デー タホールドタイムのデータサイクル依存性を無くし、出 力制御信号のタイミング制御を容易にすることができ る。

11

【0022】次に、図10乃至図12を参照して第4の 実施例を説明する。図10は、本発明によるシンクロナ スDRAMのデータ出力回路図、図11は、図10の助 作を説明する波形図である。とのデータ出力回路の機能 的な構成プロック図は、図12に示される。とのデータ 出力回路は、イコライズ回路が第1のデータ転送回路に 含まれている回路構成であり、との点で図1に示された データ出力回路とは相違している。すなわち、とのデー タ出力回路は、第1のデータ転送回路であるデータ及び イコライズデータ転送回路78、第2のデータ転送回路 であるデータ転送回路16及び出力バッファ13を備え ている。まず、データ及びイコライズデータ転送回路7 8は、イコライズ信号EQが"L"のときにはRD線対 に準備された次サイクルのデータを、イコライズ信号E Qが "H" のときには (ファイナル・データの次サイク ルでは)イコライズデータを、それぞれ内部信号CLK 1により転送される回路である。データ転送回路16 は、内部クロックCLK1により準備されたデータを出 カクロックOUTCLKにより転送する回路である。出 カバッファ 13は、出力クロックOUTCLKにより転 送されたデータに応じて出力端子DQを"H"、

"L"、"HiZ"のいずれかに駆動する回路である。 出力バッファ13及びデータ転送回路16は、図2のデータ出力回路と同じ回路構成である。

ORゲート76にはリード信号の逆相信号GRDが入力 され、クロックNORゲート77にはリード信号RDが 接続される。又イコライズ信号EQはクロックNORゲ ート76、77に入力されクロックNORゲート76、 77の出力はそれぞれインバータ25、26に接続され る。イコライズ信号EQは、リード動作時以外は"H" であり、リードコマンド信号を受けるとCL、BLに応 じてデータが出力される期間 "L" になる。内部クロッ クCLK 1はリード信号R D及びその逆相信号BRDに 読み出されたデータをそれぞれクロックNORゲート7 7とインバータ26間のノード#5及びクロックNOR ゲート76とインバータ25間のノード#6に転送する ための信号である。出力クロックOUTCLKは、イン バータ27とクロックインバータ45間のノード#7及 びインバータ25とクロックインバータ44間のノード #8のデータを出力端子DQに出力するための信号であ

【0024】リード時間以外のイコライズ時は、イコラ イズ信号EQは"H"であり、クロックNORゲート7 7、76の出力(#5、#6)はリード信号RD及びそ の逆相信号BRDのレベルに関わらず"L"である。外 部クロックCLKOでリードコマンド信号が入力される と、CLK ②を受けてリード信号RD及びその逆相信号 BRDにデータが読み出され、また、イコライズ信号E Qは"L"になる。この時、内部クロックCLK1は "L"、その逆相信号BCLK1は "H" でNORゲー ト76、77はオフになっている。イコライズ信号EQ が "L" の間は、クロックNORゲート76、77はそ れぞれ、入力がリード信号RD及びその逆相信号BRD のインバータと同じ動作をする。次に、内部クロックC LK1が "H" になると、クロックNORゲート78、 77がオンになってリード信号RD及びその逆相信号B RDのデータはそれぞれノード#5からノード#7、ノ ード#6からノード#8に転送される。この時、出力ク ロックOUTCLKは"L"、その逆相信号BOUTC LKは "H" であり、クロックインバータ44、45は オフになっている.

【0025】次に、CLKのを受けて、出力クロックOUTCLKが"H"になると、クロックインパータ44、45がオンになってノード#7及びノード#8のデータは転送されて出力端子DQにデータが出力される。BL分のデータが出力されると、次サイクルのCLKのを受けてイコライズ信号EQは"H"になり、内部クロックCLK1が"H"になるとノード#5、#6、#7は"L"になり、ノード#8は"H"になる。次に、CLKのを受けて外部クロックOUTCLKが"H"になると、ノード#7及びノード#8のデータが転送され、ノード#9は"L"になり、ノード#10は"H"になり、イード#9は"L"になり、ノード#10は"H"になり、そして出力端子DQにはHi2が出力される。以上の実施例により、図11に示すように、サイクルにより

13

データアクセスタイム t A C 及びデータホールドタイム t O H にばらつきが生じないので、データアクセスタイム/データホールドタイムのデータサイクル依存性を無くし、出力制御信号のタイミング制御を容易にすることができる。

[0026]

【発明の効果】本発明は、以上の構成により、"0"、"1"及び"HiZ"データが出力クロックを受けて出力されるため、tAC/tOHはデータ/サイクルに依存しなくなる。また、従来技術による出力回路を用いる場合に比べ信号のタイミング制御が容易になる。イコライズ信号が切り替わるのが早いことによる不具合が生じないため信号の微妙な調整は必要なくなり信号制御は容易になる。

【図面の簡単な説明】

- 【図1】本発明のデータ出力回路を示すブロック図。
- 【図2】本発明のデータ出力回路を示す回路図。
- 【図3】図2のデータ出力回路の動作を説明する波形 図。
- 【図4】本発明の制御信号を生成する回路図。
- 【図5】図4の入出力波形図。
- 【図6】本発明のデータ出力回路を示す回路図。
- 【図7】図6のデータ出力回路の動作を説明する波形 図。
- 【図8】本発明のデータ出力回路を示す回路図。
- 【図 9 】 図 8 の データ出力回路の動作を説明する波形図。

*【図10】本発明のデータ出力回路を示す回路図。

【図11】図10のデータ出力回路の動作を説明する波 形図。


- 【図12】本発明のデータ出力回路を示すブロック図。
- 【図13】従来のデータ出力回路を示す回路図。
- 【図14】図13のデータ出力回路の動作を説明する波 形図。
- 【図15】クロックインバータを示す回路図。
- 【図16】制御信号のタイミングがずれた場合の図13 の動作波形図。
- 【図17】従来のデータ出力回路を示すブロック図。
- 【図18】シンクロナスDRAMのリードパスの基本機 成プロック図。

【符号の説明】


- 1・・・入力受信部、
 2・・・信号制御部、
 3

 ・・・メモリセル部、4・・・出力回路部、
 5、
- 6、9、10、17~20···MOSトランジスタ、
- 7、8・・・抵抗、 11・・・データ転送回
- 路、 12、15・・・イコライズ回路、 13
- 20 ・・出力バッファ、 14・・・第1のデータ転送回路、 16・・・第2のデータ転送回路(データ転送
- 回路)、21~38・・・インバータ、 40~46
 - ・・・クロックインバータ、60~62・・・遅延回
 - 路、 70、74、75・・・NAND、 71・・・NOR、 72、73・・・キャパシタ、 7
 - 6、77・・・クロックNORゲート、 78・・・
 - データ及びイコライズデータ転送回路。


【図1】





【図5】





[図3]

















[図18]

